§3.4 触发器实验
触发器属于时序逻辑电路，时序电路的特点是：在任何时刻的输出不仅和输入有关，而且还取决于电路原来的状态。本实验研究计数器、寄存器，他们都是比较典型、应用很广的时序电路；而触发器则是组成时序电路的基本逻辑单元，它具有记忆存储功能。
知识目标
（1）熟悉常用触发器的逻辑功能；
（2）熟悉触发器间逻辑功能的转换方法。
技能目标
（1）掌握触发器逻辑功能的测试方法；
|
图3-4-1 基本RS触发器原理图 |
一、实验原理与说明
（1）触发器具有两个稳态，用以表示逻辑状态“1”或“0”，可以保存一位二进制信息。
（2）利用触发器可以构成计数器、分频器、寄存器、时钟脉冲控制器等。从逻辑功能分，较常用的触发器有R－S触发器、D触发器、J－K触发器。
二、实验仪器与设备
数字电路实验箱1个，万用表1只，四二输入与非门74LS00、集成JK触发器74LS112、集成双D触发器74LS74、四D触发器74LS175、双四输入与非门74LS20各1片。
三、实验内容及步骤
1、基本RS触发器逻辑功能测试
用与非门74LS00原理图如图3-4-1所示，可以构成一个基本RS触发器，如图所示，触发器的输入端R、S分别接入逻辑控制电平，Q输出端接发光二极管，按表进行逻辑功能测试，注意观察触发器的状态变化，总结基本RS触发器的逻辑功能，如表3-4-1所示。
：
：
