§3.2 加法器
概述：按照逻辑功能的不同特点，可以把数字电路分成两大类，一类叫做组合逻辑电路（简称组合电路），另一类叫做时序逻辑电路（简称时序电路）。在组合电路中，任意时刻的输出信号仅取决于该时刻的输入信号，而与信号作用前电路原来所处的状态无关。本项目包括三个典型组合逻辑电路（加法器、编码器和译码器）的实验。
一、知识目标：
(1)掌握半加器、全加器电路的逻辑功能；
(2)掌握小规模组合电路的设计方法。
二、技能目标：
(1)掌握小规模组合电路的设计与测试；
(2)熟悉中规模组合电路芯片－集成4位并行二进制加法器的功能测试。
三、实验原理与说明
半加器：实现两个一位二进制数相加的电路称为半加器。它应有两个输入端Ai、Bi，分别表示被加数和加数；有两个输出端Si、Ci，分别表示半加和与本位向高位端的进位。
全加器：实现两个一位二进制数相加，同时还需考虑来自低位的进位，即需要实现同位的被加数 Ai、加数Bi以及来自低位的进位Ci-1三者的相加，称为“全加。”实现全加的电路，称为全加器。全加器也有两个输出端Si、Ci，分别表示本位全加和与本位向高位的进位。
半加器和全加器都属于组合电路的一种形式。计算机中的算术运算都是分解成加法运算进行的，因此，实现加法运算的电路变成了计算机中最基本的运算电路。半加器和全加器是加法运算的核心。
本节通过半加器、全加器的功能了解和使用，将进一步掌握小规模组合电路的设计方法。
小规模组合逻辑电路的设计方法如图3-2-1所示。
四、实验仪器与设备：
1.数字电路实验箱1台； 2.万用表1只；
3.四2输入与非门74LS00； 4.双四输入与非门74LS20；
5.异或门74LS86； 6.六反相器74LS04；
7.二进制超前进位加法器74LS283； 8.导线若干。
五、实验内容及步骤
1．测试并验证半加器的逻辑电路图图3-2-2所示。
（1）如图所示为半加器的逻辑电路图图3-2-3所示。
（2）用与非门和异或门实现上述电路；
实验提示：试用四2输入与非门74LS00，四2输入异或门74LS86(其芯片引脚图如图3-2-3所示)，按图3-2-2所示连接电路。根据表的要求在输入端Ai、Bi加上相应的逻辑电平，观察Si、Ci的显示状态，（发光二极管的亮或灭），并将测试结果填入表3-2-1中，分析输入输出间变量关系，总结出半加器的逻辑功能。
表3-2-1 半加器的逻辑功能及测试结果
|
输入端 |
被加数Ai |
0 |
0 |
1 |
1 |
|
加数Bi |
0 |
1 |
0 |
1 | |
|
输出端 |
半加和Si |
|
|
|
|
|
进位Ci |
|
|
|
|
：
：
